2025年5月24日至27日,電子與信息工程學(xué)院成功舉辦了一場聚焦于數(shù)字集成電路中后端設(shè)計流程與EDA工具的上機實踐培訓(xùn)。本次培訓(xùn)由電子與信息工程學(xué)院主辦，IEEE電路與系統(tǒng)深圳分會(IEEE CASS Shenzhen Chapter)協(xié)辦，集成電路工程專業(yè)研究生一二年級共40多名學(xué)生積極參與。培訓(xùn)特邀全球領(lǐng)先的EDA(電子設(shè)計自動化)公司新思科技(Synopsys)的資深工程師團隊主講，主題為“IC設(shè)計數(shù)字實現(xiàn)流程”，重點圍繞中后端設(shè)計階段展開。
在人工智能(AI)時代，數(shù)字芯片和邏輯芯片的設(shè)計與實現(xiàn)顯得尤為重要。與單片機嵌入式系統(tǒng)和FPGA的開發(fā)流程不同，數(shù)字集成電路的中后端設(shè)計（從邏輯網(wǎng)表到版圖生成、物理驗證及簽核）對專業(yè)性和技術(shù)復(fù)雜度的要求極高。這一階段涉及邏輯綜合后的物理實現(xiàn)、時鐘樹綜合、布線、時序分析、功耗分析、物理驗證等關(guān)鍵步驟，需要專業(yè)人才熟練運用一系列先進的EDA工具軟件，以確保芯片的可靠性、功能性和性能達到設(shè)計要求。
新思科技作為全球芯片設(shè)計EDA領(lǐng)域的領(lǐng)軍企業(yè)，擁有豐富的行業(yè)經(jīng)驗和技術(shù)積累。此次實戰(zhàn)培訓(xùn)旨在為深圳大學(xué)集成電路工程專業(yè)的研一學(xué)生提供一個系統(tǒng)學(xué)習(xí)和深度實踐數(shù)字集成電路中后端設(shè)計流程及其核心EDA工具的機會，幫助他們在未來的學(xué)術(shù)和職業(yè)生涯中打下堅實基礎(chǔ)，更好地應(yīng)對技術(shù)挑戰(zhàn)。
培訓(xùn)采用“理論+實踐”的強化模式。新思科技的資深工程師們?yōu)閷W(xué)生們帶來了關(guān)于數(shù)字集成電路中后端設(shè)計流程的全面講解。內(nèi)容系統(tǒng)覆蓋了從邏輯網(wǎng)表輸入、物理實現(xiàn)（布局規(guī)劃、布局、時鐘樹綜合、布線）、時序/功耗分析（Signoff）到物理驗證（DRC/LVS）等核心環(huán)節(jié)，并著重介紹了新思科技Fusion Compiler（物理實現(xiàn)）和PrimeTime（簽核級靜態(tài)時序分析）兩大核心工具在流程中的關(guān)鍵作用和應(yīng)用技巧。
工程師們在理論講解中首先梳理了數(shù)字集成電路設(shè)計全流程，并聚焦于中后端部分。他們深入闡釋了硬件描述語言(HDL)綜合后得到的邏輯網(wǎng)表如何作為中后端設(shè)計的起點，并詳細拆解了使用Fusion Compiler進行物理實現(xiàn)（包括布局規(guī)劃、標(biāo)準(zhǔn)單元布局、時鐘樹綜合、全局與詳細布線）以及使用PrimeTime進行簽核級時序分析、功耗分析的關(guān)鍵步驟、挑戰(zhàn)與最佳實踐。
工程師們特別強調(diào)了集成電路設(shè)計專業(yè)工具如Fusion Compiler和PrimeTime在整個中后端設(shè)計流程中的核心樞紐作用。這些工具貫穿了從網(wǎng)表到GDSII的物理實現(xiàn)、優(yōu)化與驗證全過程。在本期高質(zhì)量培訓(xùn)中，工程師們結(jié)合具體案例，分享了在真實項目中使用Fusion Compiler實現(xiàn)高質(zhì)量布局布線、優(yōu)化功耗和面積，以及運用PrimeTime進行精準(zhǔn)時序簽核、功耗分析和ECO（工程變更命令）流程的經(jīng)驗與技巧，強調(diào)了精通這些工具對大幅縮短設(shè)計周期、提升設(shè)計一次成功率（First-Pass Success）的重要性。
此外，工程師們在理論課和實操指導(dǎo)中還重點講解了數(shù)字集成電路中后端設(shè)計中涉及的可靠性（如電遷移、IR Drop分析）、功能性（通過形式驗證等價性檢查確保網(wǎng)表一致性）和性能（通過PrimeTime進行嚴(yán)格的建立/保持時間、時鐘偏斜等時序簽核）驗證環(huán)節(jié)。他們指出，這些環(huán)節(jié)是確保芯片設(shè)計成功流片的關(guān)鍵，尤其是在AI和高性能計算領(lǐng)域，芯片的可靠性、功耗和性能指標(biāo)直接影響到最終產(chǎn)品的市場競爭力。
上機實操環(huán)節(jié)，在工程師的現(xiàn)場指導(dǎo)下，學(xué)生們分組動手實踐，利用Fusion Compiler和PrimeTime工具鏈，在真實的工業(yè)級設(shè)計環(huán)境和示例項目上，演練了所學(xué)的物理實現(xiàn)流程、時序分析、功耗優(yōu)化等關(guān)鍵技術(shù)。工程師們深入探討了學(xué)生們在實操中遇到的數(shù)字集成電路中后端設(shè)計常見挑戰(zhàn)，并提供了即時的解決方案和優(yōu)化建議。特別是在AI和高性能計算領(lǐng)域，芯片設(shè)計的復(fù)雜性和性能要求越來越高，工程師們結(jié)合實例分享了應(yīng)對這些挑戰(zhàn)的策略。
在完成此次所有理論學(xué)習(xí)和實操考核后，舉行了結(jié)業(yè)儀式。主辦方為所有順利完成培訓(xùn)的學(xué)生頒發(fā)了結(jié)業(yè)證書，并評選出表現(xiàn)優(yōu)異的學(xué)員授予“優(yōu)秀學(xué)員”證書。最后，全體參與培訓(xùn)的師生與新思科技工程師團隊合影留念，為此次充實的培訓(xùn)畫上圓滿句號。
培訓(xùn)過程中，同學(xué)們展現(xiàn)出極高的學(xué)習(xí)熱情。就Fusion Compiler和PrimeTime的具體操作、中后端設(shè)計中的常見難點（如時序收斂、功耗優(yōu)化、物理規(guī)則違例修復(fù)）以及未來EDA工具和設(shè)計方法學(xué)的發(fā)展趨勢向工程師們積極提問。工程師們耐心細致地解答了每一個問題，并鼓勵同學(xué)們在后續(xù)的課程設(shè)計和項目中多動手實踐，深入鉆研工具，積累寶貴的項目經(jīng)驗。許多同學(xué)表示，通過此次系統(tǒng)性的實戰(zhàn)培訓(xùn)，他們對數(shù)字集成電路中后端設(shè)計的全貌有了清晰的認(rèn)識，特別是對Fusion Compiler和PrimeTime等工業(yè)級核心EDA工具的實際應(yīng)用能力得到了顯著提升。
本次培訓(xùn)得到了IEEE電路與系統(tǒng)深圳分會的大力支持。IEEE CASS Shenzhen Chapter一直致力于推動電路與系統(tǒng)領(lǐng)域的技術(shù)交流與合作，此次與新思科技合作開展深度培訓(xùn)，進一步促進了學(xué)術(shù)界與工業(yè)界的緊密互動，為集成電路專業(yè)的學(xué)生提供了彌足珍貴的、貼近產(chǎn)業(yè)需求的實踐學(xué)習(xí)機會。
隨著人工智能、5G通信和物聯(lián)網(wǎng)等技術(shù)的快速發(fā)展，數(shù)字集成電路設(shè)計的需求將持續(xù)增長，對掌握先進中后端設(shè)計技術(shù)和工具的人才需求尤為迫切。深圳大學(xué)作為中國南方重要的高等教育機構(gòu)，一直致力于培養(yǎng)高素質(zhì)的工程技術(shù)人才。通過此次與新思科技合作的實戰(zhàn)培訓(xùn)，學(xué)生們不僅系統(tǒng)掌握了數(shù)字集成電路中后端設(shè)計的核心流程和Fusion Compiler、PrimeTime等關(guān)鍵工具的應(yīng)用技能，還深入了解了行業(yè)最新的技術(shù)動態(tài)和發(fā)展趨勢，為未來的職業(yè)發(fā)展奠定了堅實基礎(chǔ)。
未來，深圳大學(xué)電子與信息工程學(xué)院將繼續(xù)深化與新思科技（Synopsys）等全球行業(yè)領(lǐng)先企業(yè)的合作，積極舉辦更多此類聚焦前沿技術(shù)的專業(yè)培訓(xùn)和研討會，為學(xué)生提供更多優(yōu)質(zhì)的實踐平臺和產(chǎn)業(yè)接觸機會，助力他們在集成電路設(shè)計領(lǐng)域進技能，并在未來的職業(yè)生涯中取得更大的成就。
本次“數(shù)字集成電路中后端設(shè)計流程與EDA工具”實戰(zhàn)培訓(xùn)的成功舉辦，不僅為深圳大學(xué)集成電路工程專業(yè)的學(xué)子們提供了一個系統(tǒng)學(xué)習(xí)、深度實踐產(chǎn)業(yè)核心技術(shù)的寶貴平臺，也有力促進了學(xué)術(shù)界與工業(yè)界的交流與合作。未來將計劃依托更多高質(zhì)量的產(chǎn)學(xué)合作項目，在數(shù)字集成電路設(shè)計領(lǐng)域培養(yǎng)出更多具備扎實工程實踐能力的優(yōu)秀人才，為行業(yè)的發(fā)展貢獻持續(xù)的力量。
